Từng là một giải pháp chuyên biệt nhằm tối đa hóa sản lượng silicon, chiplet giờ đây đã trở thành chiến lược chủ đạo của ngành công nghiệp bán dẫn để cung cấp nhiều nhân xử lý hơn với chi phí thấp hơn. AMD đã tiên phong phổ biến cách tiếp cận này với các dòng sản phẩm Ryzen và EPYC, Intel dù miễn cưỡng cũng đã làm theo, và hiện tại ngay cả NVIDIA cùng Qualcomm cũng đang bắt đầu áp dụng. Tuy nhiên, dù công nghệ chiplet mang lại những lợi ích không thể phủ nhận như tối ưu sản lượng (binning), giảm chi phí wafer và thiết kế linh hoạt hơn, chúng cũng đi kèm với những đánh đổi mà các nhà sản xuất thường không muốn bạn quá chú tâm.
So sánh hiệu suất CPU Intel Core i9-14900K và AMD Ryzen 9, minh họa cho kiến trúc chiplet
Từ thiết kế nguyên khối đến kiến trúc Chiplet: Những thay đổi cốt lõi
Ưu điểm về chi phí sản xuất, nhưng đánh đổi bằng độ trễ cao hơn
Ước mơ về một chip nguyên khối (monolithic die) duy nhất với độ trễ thấp, băng thông cao và không có chi phí kết nối phụ luôn là mục tiêu lý tưởng trong thiết kế bộ xử lý hiện đại. Tuy nhiên, việc chuyển sang kiến trúc chiplet lại tăng thêm sự phức tạp. Mỗi chiplet bổ sung đồng nghĩa với việc có thêm một bộ phận kết nối. Mặc dù các nhà cung cấp luôn ca ngợi liên kết die-to-die siêu nhanh của họ, nhưng thực tế là độ trễ tăng lên, hạn chế băng thông xuất hiện và phần mềm cần phải thích ứng. Ví dụ, công nghệ Infinity Fabric của AMD đã trưởng thành đáng kể kể từ Zen 2, nhưng nó vẫn tạo ra những “hình phạt” nhất định so với một thiết kế nguyên khối truyền thống.
Trong thực tế, độ trễ (latency) ở đây có nghĩa là khoảng thời gian cần thiết để thông tin truyền từ điểm A đến điểm B. Thời gian thông tin di chuyển càng lâu thì độ trễ càng lớn, dẫn đến sự chậm trễ trong việc thông tin đến đích. Với các thiết kế bộ xử lý nguyên khối, nơi tất cả các thành phần chính của chip nằm trong một gói duy nhất, thông tin có ít khoảng cách hơn để di chuyển, nghĩa là thông tin đến đích nhanh hơn về lý thuyết.
Trong trường hợp bộ xử lý dựa trên thiết kế chiplet, bộ phận kết nối (interconnect) – chẳng hạn như Infinity Fabric của AMD – giống như một đường cao tốc hoạt động như một tuyến đường trực tiếp giữa A và B. Vấn đề với việc thêm một “đường cao tốc” là nó tạo ra khoảng cách giữa A và B, và càng có nhiều khoảng cách, thông tin càng phải di chuyển xa hơn, điều này có nghĩa là độ trễ vốn dĩ sẽ cao hơn.
Công nhân đang lắp ráp các chip Intel Meteor Lake Core Ultra, minh họa quy trình sản xuất chiplet phức tạp.
Vậy tại sao độ trễ thấp lại quan trọng trong trường hợp này? Độ trễ cao hơn có thể dẫn đến thời gian phản hồi chậm hơn trong các ứng dụng, hiệu suất chơi game thấp hơn, giảm khung hình quan trọng và giảm hiệu quả trong các tác vụ yêu cầu truy cập dữ liệu nhanh chóng và chính xác. Độ trễ cao hơn đồng nghĩa với hiệu suất thấp hơn, và trong một thế giới mà sức mạnh xử lý là yếu tố quan trọng, việc giảm độ trễ là một thành phần thiết yếu khi xem xét hiệu suất tính toán thô và hiệu quả tổng thể.
Tác động của các độ trễ kết nối này được cảm nhận rõ nhất trong các tác vụ yêu cầu nhiều giao tiếp giữa các chiplet, chẳng hạn như tính toán tài chính có độ trễ thấp hoặc một số ứng dụng giao dịch tần số cao, nơi từng nano giây đều có giá trị. Công nghệ Foveros stacking của Intel nhằm mục đích giảm thiểu những đánh đổi này bằng các kết nối TSV (through-silicon via) trực tiếp giữa các die. Tuy nhiên, nó cũng có những thách thức kỹ thuật riêng, chẳng hạn như mật độ nhiệt tăng lên và độ phức tạp sản xuất làm giảm năng suất.
Sau đó là hiệu quả năng lượng. Một thiết kế nguyên khối tận hưởng giao tiếp trực tiếp giữa các nhân, trong khi kiến trúc chiplet phụ thuộc vào interposer, cầu nối hoặc công nghệ đóng gói tiên tiến để giữ các thành phần giao tiếp với nhau. Điều này tạo ra các chi phí phụ, cả về điện năng tiêu thụ và diện tích die. Những sự không hiệu quả này khó có thể biện minh cho các môi trường giới hạn điện năng như laptop, nơi mỗi miliwatt đều quý giá. Không phải ngẫu nhiên mà Intel vẫn giữ các die nguyên khối cho các bộ phận di động hiệu suất cao nhất của mình, trong khi áp dụng chiplet cho máy tính để bàn và máy chủ.
Sơ đồ kiến trúc vi xử lý Samsung Exynos 992, minh họa các thành phần chip.
Sự gia tăng nhẹ về điện năng tiêu thụ do các liên kết kết nối bổ sung cũng có nghĩa là hiệu quả mở rộng công suất giảm ở điểm sử dụng thấp hơn. Điều này có nghĩa là các thiết kế chiplet ít phù hợp hơn cho các tác vụ không sử dụng hết tất cả các nhân có sẵn, và điều này có một số tác động nhỏ đối với các trường hợp sử dụng như phát lại đa phương tiện, duyệt web hoặc các tác vụ văn phòng nhẹ, nơi sự đánh đổi về hiệu quả năng lượng có thể quan trọng không kém hiệu suất đỉnh.
Hiệu suất chơi game cũng là một “nạn nhân”. Mặc dù bộ xử lý AMD Ryzen 3D V-Cache, chẳng hạn như Ryzen 9 9950X3D mới nhất, đã chứng minh cách các chiplet có thể được tinh chỉnh cho các tác vụ cụ thể, nhưng chi phí giao tiếp giữa các chiplet vẫn dẫn đến thời gian khung hình biến động và các ứng dụng nhạy cảm với độ trễ. Ví dụ, dòng Ryzen 7000 đã cải thiện những vấn đề này, nhưng vấn đề gốc vẫn còn đó. Có một lý do tại sao một số trò chơi vẫn ưu tiên kiến trúc Raptor Lake nguyên khối của Intel hơn các triển khai Zen 4 và Zen 5 dựa trên CCD của AMD. Tuy nhiên, AMD đã thu hẹp một số khoảng cách hiệu suất trong hầu hết các tác vụ.
Vấn đề không chỉ nằm ở độ trễ thô, cache locality và các mẫu truy cập bộ nhớ. Khi một luồng game chạy trên một CCD nhưng cần dữ liệu trong bộ đệm L3 trên một CCD khác, nó phải đi qua Infinity Fabric, điều này tạo ra một độ trễ có thể đo lường được. Các nhà phát triển game đã phải viết mã để xử lý những vấn đề này, nhưng không phải tất cả các trò chơi đều hưởng lợi từ các tối ưu hóa như vậy. Đó là lý do tại sao, bất chấp những tiến bộ của AMD, một số trò chơi vẫn ưu tiên các triển khai nguyên khối tích hợp cao của Intel.
Mặt dưới CPU AMD Ryzen 9 9950X, một vi xử lý với kiến trúc chiplet.
Chiplet: Thiết kế phức tạp hơn nhưng tối ưu chi phí sản xuất tổng thể
Thiết kế chiplet cũng tạo ra những thách thức về hậu cần sản xuất và xác minh. Mỗi chiplet phải được kiểm tra riêng lẻ trước khi được đóng gói vào một gói cuối cùng, thêm các bước bổ sung vào quy trình sản xuất.
Điều này khiến việc gỡ lỗi và kiểm soát chất lượng trở nên khó khăn hơn, vì một lỗi trong một chiplet có thể phá hủy toàn bộ gói đa chip. Vấn đề nhiệt cũng được quan tâm khi các chiplet được trải rộng trên một đế thay vì trên một die silicon duy nhất. Sự tản nhiệt phải được kiểm soát cẩn thận để ngăn chặn các điểm nóng, và nhu cầu cung cấp điện bổ sung cùng định tuyến tín hiệu tạo thêm các ràng buộc cho thiết kế bo mạch chủ và hệ thống làm mát.
Hai vi xử lý AMD Ryzen 9 9950X3D và Intel Core Ultra 9 285K cạnh nhau, minh họa các thiết kế chip hiện đại.
Không có điều nào trong số này cho thấy chiplet là một điều tồi tệ. Chúng là cần thiết trong một thế giới mà Định luật Moore đang chững lại, và kinh tế sản xuất wafer yêu cầu tối đa hóa năng suất bằng mọi giá. Ngành công nghiệp đã vượt qua việc chỉ đóng gói thêm bóng bán dẫn vào một die duy nhất để chia nhỏ các thiết kế và ghép chúng lại với các kết nối tốc độ cao. Nhưng lần tới khi một công ty chip nói rằng họ đã “giải quyết” vấn đề độ trễ kết nối, hãy nhớ rằng các định luật vật lý không làm PR. Ngành công nghiệp đã hy sinh một phần hiệu suất để đổi lấy chi phí sản xuất thấp hơn, và thỏa thuận đó sẽ không biến mất sớm.
Tương lai của Chiplet: Cải tiến liên tục nhưng thách thức vẫn còn đó
Hình ảnh các vi xử lý dòng AMD Ryzen 6000 series, thể hiện sự phát triển của công nghệ chiplet.
Các nhà sản xuất chip lựa chọn thiết kế dựa trên chiplet hiện là tiêu chuẩn của ngành, nhưng chúng cũng mang lại những hạn chế. Mặc dù các nhà sản xuất tiếp tục tinh chỉnh các bộ phận kết nối (interconnect) hoặc “con đường” kết nối các chiplet để giảm độ trễ tổng thể và những bất hiệu quả liên quan trong thiết kế, nhưng những đánh đổi cơ bản về sự phân mảnh, chi phí điện năng và độ phức tạp phần mềm không phải là thứ sẽ biến mất chỉ sau một đêm. Tương lai của bộ xử lý dựa trên chiplet phụ thuộc vào việc giải quyết những thách thức này. Tuy nhiên, chừng nào việc tiết kiệm chi phí vẫn là động lực thúc đẩy các lựa chọn thiết kế, ước mơ về một giải pháp thay thế nguyên khối thực sự liền mạch sẽ không tạo ra bước đột phá như bạn có thể nghĩ.
Hãy hình dung bộ phận kết nối như một đường ống, và những đường ống này trong các “đường ống lớn” cần được tối ưu hóa; việc đóng gói nhiều nhân hơn là tốt cho hiệu suất, nhưng các yếu tố như độ trễ, hiệu quả năng lượng và chi phí đều là những yếu tố cần cân nhắc. Các bộ phận kết nối đang được cải thiện, nhưng để giải quyết triệt để các vấn đề, những “lối đi” này cần được tinh chỉnh thêm, và nhiệm vụ của các đội ngũ thiết kế kỹ thuật là loại bỏ những bất hiệu quả này để thúc đẩy các thiết kế dựa trên chiplet đạt được hiệu quả như chip nguyên khối, nhằm chia sẻ những lợi ích mà các nhà sản xuất đang có, chẳng hạn như chi phí thấp hơn và năng suất cao hơn, dưới dạng hiệu suất tốt hơn cho người tiêu dùng.
